(公众号：)按：2018年10月11日，纪念集成电路发明者60周年学术会议于北京清华大学开会。中国科学院院士王阳元、中国工程院院士许居衍、清华大学教授魏少军等国内半导体行业顶级专业人士争相在会上公开发表了报告或演说。

其中，中国工程院院士许居衍为题《庆贺可重构芯片浪潮》的演说总结并分析了集成电路之前60年的发展及摩尔定律背后并未被广泛认识到的深层意义，并未来发展了国内外芯片行业未来的发展趋势。对演说内容做到了不改动本意的编辑、整理和精简。

许居衍院士：冯诺依曼计算机实质上是用二进制数码来密切相关操作者的数据和继续执行的程序，我们现在是用硅的CMOS来支撑这些二进制码并密切相关事物特征及其演进过程，因此也被称作“硅冯范式”。硅冯模式现在遇上了十分多的艰难，严格来说早已应当退出了，但我们现在依然对它欲罢不能。我们在替换冯诺依曼架构方面做到了许多探寻，现在最热门的是量子计算出来，但量子的互相腊渉是本世纪27个根本性问题之一，目前我们不能做毫秒级倒数计算出来。

此外量子计算出来目前的容错亲率只有99.9%，而传统硅芯片为99.9999999%，因此硅冯模式还要持续很长一段时间。下面我从若干方面解释为何摩尔定律对推展CMOS变革仍然最重要。最近我新的看了一下摩尔定律发展路线图，摩尔定律最本质的问题是指“低于成本的元件的构建（翻番）规律”。

现在大家都很怪异，总是关心着（摩尔定律）这条线，总是想要沿着这条线去发展。实质上摩尔的最出色并不在这里。我今天谈的所有内容，只不过摩尔在50年前都早已预测到了，但是我们却很少注意到这些问题。

荐个例子，摩尔曾多次提及“通过功能设计和结构变化，可以把大型的系统剖成各种各样的器件”，这不就是现在的可重构思想么？并且摩尔本人早已说道过，指数级的快速增长不有可能总有一天持续下去，因此我们应当更好的研究摩尔当年所预见的一些问题。从尺寸数据来看，90nm节点的物理栅长是25nm，32nm节点的栅长是24nm，沿着这条线下去，节点带给的物理栅长收益更加小，人们被迫用于FinFET将晶体管的栅立一起。而在节点超过22nm时，可以仔细观察到的物理栅长是23.7nm（P沟）到27nm（N沟），14nm节点的物理栅长则是23.7nm（P沟）到23nm（N沟），未来5nm以下节点的物理栅长可能会再行略为增大一点。

这解释的问题是，现在我们增大的制程节点，实质上没增大半导体最关键的、有源区的部位“源-溢”上的问题。在左图中，我划出了两道红线。在第一道红线之上的部分，是节点=栅长的阶段，我把它叫作“多快好省”的图形；两道红线之间的部分，是节点栅长的阶段，这个时候人们通过材料和晶体管结构的改良来构建等效微缩，我称之为其为收益递增的图形。

再行到后面，就转入了我称作“莫名此意”的图形阶段。在这一阶段，摩尔定律原本的描述早已经常出现了歧义甚至水解，有所不同公司各自有有所不同的口号和标准：Intel称之为自己是确实的等比图形，晶体管密度可以超过前代的N倍，而台积电只做了0.58N倍，GLOBAL FOUNDRIES则更糟，只有0.4N倍。

在这“谁是大哥谁说了算”的情况下，有人甚至戏称摩尔定律是人类性欲的定律。在28nm节点之后，摩尔定律早已无法带给成本的改良，GLOBAL FOUNDRIES称之为“我们很久不不愿与趋势有为”，并且在不久前宣告解散7nm的研发竞赛。（录：《GF退出7nm及先前制程研发：尖端工艺过于烧钱，不如之后沉迷于14nm》）眼下一个十分大的问题是，晶体管的利用率敢了，经济性正在渐渐减少甚至失去。2005年时Intel曾制作出有一颗1000核处理器的样品，但核心激增又不会带给编程和电源管理的问题。

现在的处理器中，只有9%的晶体管在满负荷工作，其他晶体管不是睡就是睡觉。半导体制造业方面，目前全球硕果仅存的公司只只剩了三家：Intel、三星和台积电，并且截至2018年3月份，65nm及更加杨家的工艺仍占全球晶元总产量的43%（48%晶圆厂生产能力），且占有初始设计（design start）的将近85%。从行业指导来看，Intel自1990年至1998年，仍然在希望保持着摩尔定律的步伐。

2015年时，Intel曾明确提出摩尔定律2.0的概念，但此时的摩尔定律早已渐渐丧失了行业指导力，Intel自己也愈发举步维艰。随后，IEEE内部一个取名为 “重新启动计算出来”的的组织，明确提出了以系统为指导代替摩尔定律的集成电路发展思路，即从芯片构建改变为系统集成、从晶体管图形递归改变为功能递归、从内部直连改变为通过外部传感器相连、从同构构建改变为异构构建。从历史规律来看，集成电路的摩尔定律不是第一个，而是获取指数快速增长的计算出来范式的第五个范式。

每当一种范式丧失动力，另一种范式就不会加快步伐。从这个角度上谈，摩尔定律只是一位“过客”，之后我们还不会步入第六个范式。从IP寿命来看，晶体管数量的快速增长在204X年时将基本落幕，IP寿命将跑到走过。

现在的行业应当不要纠结摩尔定律这条线，而是去研究摩尔在1965年时到底洞察了什么，忘记“Moore”，重记“Grove”，搞清楚未来应当有一个怎样的“转折点”。为什么半导体技术现在转入了十分失望的阶段？投放的成本更加低但收益越来越低，甚至有人指出半导体产业早已转入了“无效益的兴旺”时代。在这种情况下，“开源硬件”和“可重构硬件”这两个概念经常出现了。

个人指出，在可重构硬件领域，魏少军教授明确提出的“软件定义芯片”要比比起DAPA的“软件定义硬件”更佳一些。目前可重构的浪潮早已转入了许多有所不同的视野，其中之一乃是中国计算所明确提出的“FISC”功能性指令集，即在计算机中构筑许多大型功能模块，必须哪种专用计算能力就调用适当的功能。国内当前可重构硬件的代表有清华大学Thinker可重构AI芯片和南大RASP可重构芯片。

其中Thinker设计了2个16*16矩阵rPE单元，在65nm工艺下构建了5TOPs/W的高效能。而南大RASP将信号处理中的25个算法归结6个粗粒度异构rPE单元，比起TMS320C6672多核DSP，综合性能提高10倍。更为重要的是，可重构芯片的创意空间十分大。

比起传统CPU“源码-编译器-继续执行”的操作者流程，可重构芯片可用于硬件描述语言，经过硬件综合和配备分解配备集，构建硬件重构的硬件编程。此外，可重构硬件和传统冯诺依曼硬件可以产生许多有所不同的人组，如rPE单元可同构可异构，规模可大可小，粒度可细可细，甚至rPE单元自身也可以再行重构。当然也正因如此，可重构硬件目前仍未构成统一标准。

在物联网浪潮下，由于动态、异质、链接、安全性隐私等特性，必须低功耗、近于低廉、可前端、协议多、模块多、软加密的物联网芯片。可以意识到，物理芯片和实际市场需求之间的缺口还将更加大，现实市场需求将鼓舞创意。未来10年，cSoC（自定义SoC）时代将向rSoC（可重构SoC）时代过渡性。

原创文章，予以许可禁令刊登。下文闻刊登须知。

本文来源：澳门新葡官网进入网站8883-www.jiuxingjt.com